SemiAnalysis：谷歌下一代TPU将采用英特尔EMIB-T封装

7月1日，谷歌知名半导体分析机构SemiAnalysis披露重磅消息：谷歌下一代代号为Humufish的下代TPU芯片，将摒弃台积电主流的采用CoWoS封装技术，转而采用英特尔EMIB-T封装方案。英特

目前，封装台积电的谷歌CoWoS（Chip-on-Wafer-on-Substrate）仍是AI芯片封装的行业事实标准。谷歌作为科技巨头，下代若其旗舰产品成功迁移至英特尔的采用封装体系，将对台积电的英特市场主导地位构成显著冲击。SemiAnalysis在X平台（原Twitter）上指出：

“谷歌下一代TPU，封装代号Humufish，谷歌将采用英特尔EMIB-T，下代而非台积电CoWoS。采用鉴于CoWoS是英特行业默认选择，这一旗舰部件向替代方案的封装转向极具观察价值。”

封装物理路径的核心差异

两者最根本的区别在于封装的物理架构：

• 台积电CoWoS：将所有裸片（dies）放置在一个大型的硅或重布线层（RDL）中介层上。
• 英特尔EMIB：将小型硅桥直接嵌入有机基板中，仅在芯片间需要连接的关键节点进行桥接，而非全覆盖。

突破光罩限制与显著降低成本

台积电CoWoS的硅中介层依赖光刻技术制造，其物理尺寸严格受制于光罩极限（Reticle Limit）。

SemiAnalysis解释道：“单片版本（CoWoS-S）的尺寸极限约为光罩面积的3.3倍，这也是台积电转向CoWoS-L（Large）技术的原因。相比之下，EMIB不受光罩极限束缚，具备更强的可扩展性。”

除了突破尺寸瓶颈，成本与效率是另一大核心驱动力：

1. 去除昂贵中介层：EMIB技术完全去除了传统的大型硅中介层，大幅降低封装成本。
2. 提升硅片利用率：晶圆呈圆形，切割大型方形中介层时边缘浪费严重，且尺寸越大良率越低。这如同用圆形面团切割大块方形饼干，边角料不可避免。
3. 密集排列零浪费：SemiAnalysis指出，“微小的硅桥可以密集排列，几乎不产生浪费。”

此外，这一选择使谷歌在台积电之外，获得了关键的第二供应商保障。

垂直供电加持，EMIB-T适配下一代HBM

Humufish具体采用的是EMIB-T技术，其中的“T”代表硅通孔（TSV, Through-Silicon Via）。这一设计旨在解决传统封装中的供电痛点。

SemiAnalysis分析称，普通EMIB在硅桥中没有过孔，电力必须绕过硅桥通过基板传输，导致供电压力巨大。“EMIB-T将电力垂直直接穿过硅桥，并增加了电容器和接地层，从而提供更纯净、更稳定的电力。”

这种架构升级，正是为了适配下一代HBM（高带宽内存）以及更高带宽的互连需求。

架构适配性与量产大考

针对市场关于“台积电CoWoS-L同样使用局部硅桥”的讨论，业内独立分析人士Nutty指出，CoWoS-L在硅桥结构之上增加了一个全局RDL层。虽然这提高了布线灵活性，但也增加了面积占用和工艺复杂性。

“对于像Humufish这样似乎针对推理和代理工作负载进行优化的芯片来说，数据流可能更加结构化。”Nutty分析道，“在这种情况下，EMIB仅在需要的地方放置高密度链接的方法，比为全封装布线灵活性买单更加合理。”

Nutty认为，这正是EMIB-T的战略意义所在：它不仅减少了硅片使用量和封装成本，还作为受限的CoWoS生态系统之外的第二供应商，增强了供应链韧性。

量产良率成关键，英特尔面临执行力大考

尽管架构优势明显，但执行力仍是最大的未知数。网友Axi直言：“在吹嘘节省成本之前，先给我们看看良率。”

SemiAnalysis警告称：“普通EMIB已大规模出货多年，但EMIB-T是新技术，提供供电的硅桥在扩大制造规模时难度更大。”

只有当英特尔能够按计划提升良率和产量时，这些理论优势才能转化为实际竞争力。如果英特尔进度延误，谷歌的后备方案依然是产能受限的CoWoS。这场技术迁移的成败，将直接检验英特尔在先进封装领域的真实交付能力。

(责任编辑：知识)